作者：Sven Haubold      GÖPEL嵌入式 JTAG 解决方案部门高级硬件工程师

Tino Ackermann GÖPEL嵌入式 JTAG 解决方案部门应用工程师

来源：Embedded Computing Design

最新的要求不断向测试工程师提出新的任务挑战

高集成度电子电路的使用越来越多，这给制造领域的测试工程师带来了新的挑战。微型化往往限制了适用测试方法的数量。经过几十年验证的测试系统，如在线测试 (ICT) 或飞针测试，已达到其极限，因为不再可能接触到良好覆盖所需的所有点。

更高的接口速度也对功能测试开发人员提出了挑战。尽管如此，为了保持较低的测试成本和维修成本，必须在产品生命周期内尽早发现故障，最好是在制造过程的早期阶段。最常见的情况是，印刷电路板组件上的缺陷是在制造过程中产生的，通常是由于焊接问题和/或元件放置不正确造成的。

有缺陷的元件只占故障的一小部分，因为元件制造商已经对其元件进行了强化测试。然而，对于当今设计中常见的高信号速度，无故障焊接连接对于最终产品的可靠和稳健功能至关重要。考虑到最新的易失性随机存取存储器 (RAM) 元件，我们可以看到，JTAG/边界扫描（根据 IEEE 1149.1）等成熟的测试方法仍能很好地应对这些挑战。

制造过程中的电气测试--边界扫描能做什么？

边界扫描测试是通过 4 线 JTAG 接口进行的 “结构性 ”和 “静态 ”电气测试。在这种情况下，“结构 ”意味着重点是验证元件引脚的连接。“静态 "是指测试速度比元件或电路的标称速度慢得多。

在这些测试中，所有具有边界扫描能力的元件都以串行链的方式连接，这大大简化了印刷电路板上的信号布线。在边界扫描技术的帮助下，不仅可以进行符合 IEEE 1149.x 标准的元件之间的连接性测试，还可以进行非边界扫描元件之间的连接性测试。

如图 1 所示，还可以对不具备边界扫描能力的元件进行功能控制。这种测试方法非常适合检测和定位结构缺陷，如两个引脚之间的焊桥。这是与大多数功能测试相比的一大优势。利用边界扫描引脚的双向操作模式，可以在驱动逻辑电平的同时测量网络上建立的电平，从而支持检测所谓的 “卡住 ”故障（即工作电压或接地焊桥）。这在功能测试中通常是不可能实现的。

图 1：典型被测组件框图（来源：GÖPEL electronic）

测试新的复杂 RAM 电路是否存在制造缺陷

与功能测试不同，基于边界扫描的 RAM 测试只验证 RAM 的连接，而不是整个 RAM 存储空间。由于 JTAG 链（边界扫描访问的基本机制）的串行性质，可实现的数据吞吐量与边界扫描寄存器的长度成反比，因此全面的 RAM 单元测试需要的时间太长。

在制造和装配测试中，正确的焊点连接是最重要的。基于边界扫描的 RAM 测试遵循与功能 RAM 测试相同的原则，即首先进行基本的 RAM 初始化，然后将某些用于检测故障的优化测试模式写入 RAM，然后读回（见图 2）。这既适用于简单的 SRAM，也适用于最新的 LPDDR5 器件。

所连接的 RAM 设备本身的复杂性和数量并不重要，也就是说，RAM 模型的设计方式可以使必要的测试在边界扫描软件的帮助下自动生成，而用户不需要对相应的 RAM 设备有任何具体的了解。

凭借其创新产品，GÖPEL electronic 始终是测试此类元件的先驱。对 SRAM、DRAM、DDR1、DDR2 和 DDR3 RAM 元件的测试是嵌入式 JTAG 解决方案平台软件 SYSTEM CASCONTM 的既定组成部分，每天都被用于无数客户的装配测试应用中。

此外，GÖPEL electronic 还是首批支持 DDR4、LPDDR4 和 LPDDR5 等最新内存芯片边界扫描测试的供应商之一。为此，公司通过 SYSTEM CASCONTM 提供了一个不断扩大的元件库，其中包括现成的、经过测试的功能访问描述，从而可以非常快速地自动生成 RAM 测试。用户只需将库中的模型分配给被测单元（UUT）上的相应组件即可。

在基于边界扫描的 RAM 连接测试中使用的专门测试模式可以有针对性地检测短路或未焊接的引脚。随着 RAM 元件速度的不断提高，使用静态测试程序测试此类元件变得越来越困难。然而，多年的装配测试经验表明，使用一小套准静态测试模式就能成功测试这些元件的连接性。

得益于 RAM 设备内置的自刷新或内部时钟生成等功能，即使在存取速度极低的情况下，也能毫无问题地写入和读出这些元件，而且写入内存的测试模式能保留足够长的时间，以便完成测试序列。

图 2：SYSTEM CASCONTM 调试器中 LPDDR5 RAM 测试的信号波形（来源：GÖPEL electronic）

某些 RAM 类型（如 DDR4 或 DDR5）提供特殊的连接性测试功能，通常通过 RAM 设备上的 TEN 引脚激活。当这种测试模式激活时，组合逻辑会被置于元件的输入和输出端口之间，绕过正常的内存阵列，从而避免了复杂的初始化、写入和读取序列。通常情况下，数据线用作输出，地址和控制信号用作组合逻辑的输入。在 DDR4 内存中，这种逻辑连接的实际例子如下：

DQ2 = A2 xor A5 xor A13

如果没有这种连接测试模式（如 LPDDR4 或 LPDDR5），则只能使用基于边界扫描的 RAM 测试。后者将特定的测试模式写入内存阵列并读取回来。这样就能在网级精确检测到短路和开路，例如分别由焊桥或未焊接引脚引起的短路和开路。因此，该测试不仅能检测故障，还能确定故障位置，包括 RAM 控制线。在传统的功能测试中，如果出现故障，对 RAM 的功能访问要么有效，要么无效，因此无法准确定位故障位置。

GÖPEL electronic 的嵌入式 JTAG 解决方案 (EJS) 平台软件 SYSTEM CASCONTM 还对 RAM 测试生成器进行了进一步优化，以最大限度地缩短测试时间。例如，可以自动加入所谓的 “Go/No-Go ”测试，减少测试模式。在测试开始时，会执行基本测试模式，以便于检测故障。只有在检测到故障时，才会采用更专业、更广泛的测试模式，以便对网络和引脚进行精确诊断。这就节省了宝贵的测试时间，尤其对于在线生产系统来说，这是一项重要的要求，因为测试程序不能对生产周期产生负面影响。

简单可靠的产品测试可节省时间和成本

所讨论的简单结构边界扫描测试解决方案表明，即使不进行功能测试，也可以进行广泛的装配测试，尤其是精确的缺陷定位。SYSTEM CASCONTM 是设计和测试工程师的重要工具，因为许多测试都能以完全自动化的方式快速轻松地生成，从而节省测试开发时间，最终降低故障排除成本（见图 3）。

图 3：发现故障的成本因素概览（来源：EP-TEQ）

为最新 LPDDR5 RAM 器件提供新的库模型是 GÖPEL electronics 产品组合中另一个有价值的部分，整个产品组合可帮助用户在从设计开发、制造测试到组件维修和维护的整个产品生命周期内创建灵活的测试解决方案。